Office Address:
Fürstenallee 11
33102 Paderborn
Room:
F0.431

Publications

Latest Publications


A Scalable RISC-V Hardware Platform for Intelligent Sensor Processing

P. Palomero Bernardo, P. Schmid, O. Bringmann, M. Iftekhar, B. Sadiye, W. Müller, A. Koch, E. Jentsch, A. Sauer, I. Feldner, W. Ecker, in: DATE 24 - Design Automation and Test in Europe, 2024.


Towards a Rocket Chip Based Implementation of the RISC-V GPC Architecture

L. Luchterhandt, T. Nellius, R. Beck, R. D?mer, P. Kneuper, W. Müller, B. Sadiye, in: MBMV 2023 - 26. 360直播吧 "Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“, MBMV 2023, Freiburg, VDE Verlag, 2023.


Scale4Edge – Scaling RISC-V for Edge Applications

W. Ecker, M. Krstic, M. Ulbricht, A. Mauderer, E. Jentzsch, A. Koch, B. Koppelmann, W. Müller, B. Sadiye, N. Bruns, R. Drechsler, D. Müller-Gritschneder, J. Schlamelcher, K. Grüttner, J. Bormann, W. Kunz, R. Heckmann, G. Angst, R. Wimmer, B. Becker, T. Faller, P. Palomero Bernardo, O. Brinkmann, J. Partzsch, C. Mayr, in: RISC-V Summit Europe 2023, Barcelona, Spain, June 2023., 2023.


Der TETRISC SoC - Ein resilientes Quad-Core System auf Pulpissimo-Basis

W. Müller, M. Ulbricht, L. Li, M. Krstic, in: 5. ITG / GMM / GI -360直播吧 Testmethoden Und Zuverl?ssigkeit von Schaltungen Und Systemen , 2023.


Show all publications

Teaching


Current Courses

  • Topics in Systems Engineering - IC Design
  • Projekt Angewandte Programmierung
  • Grundlagen des VLSI-Entwurfs